概述CL1820是一款高集成度的PWM反激控制器它提供了几个功能来提高效率、EMI改进方案并内置完整的保护功能。轻载时低启动电流和专有的绿色模式功能提供了逐渐降频的模式。空载时它还内置突发模式和几个参数以完全关闭 PWM输出最大限度地减少外部功率管的开关损耗。CL1820还内置了电流检测和反馈回路的前沿消隐LEB以屏蔽输入信号的尖峰噪声。内置的斜坡补偿使系统在通用输入电压范围内提供稳定的功率限制。锯齿波频率功能用于 EMI改进解决方案。CL1820还提供OLP过负载保护VDD OVP过压保护输出OVP/UVP等各种保护功能以防止电路在异常状态下损坏。特性◆具有出色ESD保护的高压CMOS工艺◆外置输出OVP/UVP功能RTL脚◆输出高低压OCP平衡可调功能RTL脚◆10ms软启动◆超低启动电流6 uA◆轻负载时0.5mA超低工作电流◆自适应频率调整和斜率补偿固定频率CCM模式◆内置斜率和负载调节补偿◆逐周期电流限制的电流模式控制◆CS引脚上的LEB前沿消隐◆欠压锁定UVLO◆VDD OVP过压保护◆过载保护功能OLP◆光电耦合器短路保护◆反馈开路保护应用范围◆AC / DC适配器和电池充电器◆ATX待机电源◆开放式开关电源和CD(R)◆机顶盒(STB)替代384XCL1820采用SOT-23-6L封装典型应用打标说明及管脚分布管脚描述结构框图最大额定值 (注)封装耗散等级注超出“最大额定值”可能损毁器件。推荐工作范围内器件可以工作但不保证其特性。长时间运行在最大额定条件下可能会影响器件的可靠性。推荐工作范围电气特性(无特殊说明默认测试条件VDD15V, TA 25℃)使用说明CL1820是一款高集成度的PWM反激控制器它提供了几个功能来提高效率、EMI改进方案并内置完整的保护功能。同时芯片高度集成化以减少外部元件数量和尺寸其主要功能描述如下●Pin5 VDD脚启动期间VDD值低于UVLO阈值因此芯片不工作此时电流通过启动电阻给电容充电以抬高VDD当VDD电压上升到芯片退出UVLO模式后芯片开始正常工作输出栅极信号变压器的辅助绕组这时给芯片提供工作电流。较低的启动电流(不大于于6uA)和工作电流以及相差有8V之大的VDD-on和VDD-off阈值之差意味着采用较大的启动电阻和较小的启动电容。启动电容要能够保证满载启动和空载运行时VDD不跌落重启启动电阻越大此电阻的消耗越小代表着更小的待机损耗但启动时间相对应的就越长。因此启动电阻的选择是需要配合启动电容折中慎重选取的。当VDD电容遇到正常运行不能维持的问题时尤其在低温条件下易出现此现象可使用二级启动如下图增加CAP2以助维持正常工作。●Pin2 FB脚 电压反馈环路CL1820采用电流模式控制也就是说电压反馈信号由次级侧的TL431通过光电耦合器提供给FB引脚FB和Cs引脚的电流信号一起控制MOSFET的导通/截止。降低与光耦并联的反馈电阻的损耗可以提高轻负载效率。由于反馈电阻的电流小分流稳压器和最小调节电流必须仔细设计以确保其能够在低阴极电流下进行调节。反馈环路的稳定性非常重要。不稳定的反馈信号会造成输出振荡或音频噪声。我们可以通过测试输出的纹波和噪声来调整相位和增益的闭环余量。Rbias1和Rbias2可防止重载时异常输出电压。一般来说建议Rbias1取100〜1KΩRbias2取1.5〜2.5KΩ; Rphase和Cphase用于RC相位补偿同时调整芯片FB脚的电容值以防止振荡; R3和R3A的比值取决于输出电压的大小输出电压公式为Vout2.5V*(R3R3A)/R3ATL431的稳压值Vref 2.5V。此外芯片的FB脚也用于确定绿色模式电平。当VFB为0.1至0.85V时它处于空载或轻载状态;轻载时突发模式可有效降低开关损耗。当VFB大于1V时芯片将离开待机模式。VFB的正常运行范围为1V-3.5V大于3.5V为开环状态; FB脚的短路电流约为0.23mA。●Pin6驱动脚DRVCL1820的驱动能力约为450mA可支持65W左右的功率并将最大占空比限制在75以下以避免变压器饱和。MOSFET的阈值通常为12VCL1820的最大钳位电压为16V以防止击穿MOSFET。●Pin4 CS脚 电流检测环路对于电流模控制应用而言当系统工作在CCM时会出现稳定性问题。为了解决这个难题内置的斜坡补偿会提高稳定性并避免峰值电流模的次谐波振荡。CS引脚的输入端包含一个300ns的前沿消隐时间以防止MOS导通瞬间的误触发。●Pin3 RTL脚 复合功能脚1.输出OVP和UVP功能2.输出高低压OCP平衡可调功能。CL1820的RTL脚连接到辅助绕组通过Aux信号检测母线和二次侧信息同时实现输出OVP/UVP和调控高低压过流点OCP的功能。AUX脚的电压波形如下面左图所示。此脚提供可靠精准的输出OVP/UVP功能阈值分别为Vth-OVP3.5V和Vth-UVP0.8V。对OVP/UVP功能有公式如下其中NA为辅助绕组圈数Ns为次级绕组圈数NP为初级绕组圈数R1为RTL脚对aux的电阻R2为RTL脚对芯片地的电阻。当VOUT升高VRTL3.5V时触发OVP保护当VOUT降低VRTL0.8V时触发UVP保护。如上面右图所示OCP由RTL脚和CS脚共同调节。RTL脚检测交流线路的状态在负周期VRTL将保持“0”并在CS引脚输出Iocp以改变斜率的电平。因此此脚可以配合Rcs使OCP在全电压范围内达到更好的一致性。R1和R1的调节过程如下1.预设R11.2MΩ根据计算工具算出R2。2.Vin90Vac的条件下调整Rcs和Rocp至理想的OCP点此款芯片Rocp直接用0Ω。3.测量OCP 90/115/230 / 264Vac并调节R1的值使全电压范围内的OCP值达到预想的状态当高压输入比低压输入的OCP点高时可减小R1反之增大R1。4.通过计算工具或上面的公式计算出R2的值。●VDD强制Burst功能CL1820的VDD有强制开启burst模式的功能。在重载切空载的过程中有可能会因为输入输出电容的放电不平衡导致VDD下降到UVLO还没有开关动作进而导致VDD维持不住发生异常重启现象。而VDD的强制开启功能就是为了避免这个异常重启现象具体动作为FB1.1V且VDD9.5V时IC强制输出此状态下ffBURST且CS0.15V。当VDD10.5V时退出此模式。注意设计Vaux高于Vdd Vdiode。●OLP(过载保护)和SCP(短路保护)为了保护电路在过载状态短路状态或开环状态受到损坏CL1820集成了OLP保护功能。在异常情况下FB脚电压VFB被拉高当VFB4.1V经过64ms的延迟后芯片强制关闭输出。●VDD OVP功能功率MOSFET的最大VGS额定值约为30V。 为了防止VGS进入故障状态CL1820在VDD引脚上集成了OVP功能。当VDD电压高于OVP阈值时输出栅极驱动电路将同时关断直到下一个UVLOon周期。●保护功能列表