DFT笔记38

4.11 OTHER TOPICS IN TEST GENERATION4.11.1 Test Set Compaction测试集压缩通过ATPG产生的向量可能太多了所以要想办法减少向量有两种测试集压缩的形式静态的Static compaction就是结合或者移除一些多余的向量。有两种方式covering algorithm用一个矩阵行代表向量列代表对应能检测的故障以下图为例例如v2就是没必要的因为它能检测出来的故障别的向量也能检测出来v4就是必须的因为它有别的向量检测不出来的故障。找到兼容的向量比如11X1和X101用其中一个就够了动态的Dynamic compaction被集成在了ATPG的过程中生成的向量都是能尽量多地检查出故障的向量。intelligently fill in the “don’t care” bits in the vectors例如检测故障fi用1x10x就行两个bit不用指定反而能检测出更多故障。针对时序逻辑电路的测试集压缩更复杂因为去掉一个向量或者序列必须要用fault simulation验证以保证故障覆盖率不受损失。4.11.2 N -Detect ATPG为了提升测试集的质量人们考虑用针对不同故障的不同测试集去检测故障但是这需要multiple ATPG engines每个engine都需要不同的fault model虽然在理论上这是可行的但是实际是不可实现的。所以又想到替代的办法就是生成一个向量可以在给定fault model的每个故障下用一个测试集测试多次。n-detect test set的规模是和n成正比的。4.11.3 ATPG for Acyclic Sequential Circuits无环时序逻辑电路的ATPG无环的时序电路可以按照time frame展开成组合逻辑电路进行ATPG。4.11.4 IDDQ Testing不同于之前讨论的测试方法之前都是测试电压IDDQ是测试电流。一个good chip的电流有个期待值defective chip的电流可能会大很多。IDDQ测试有两个点因为电流测量比电压测量慢所以需要的向量更少电流测试中要处理好噪声以保证测试质量4.11.5 Designing a High-Level ATPG这个High-Level不是高水平是高电路层级。传统的方法是门级的ATPG但是对于大规模集成电路而言还是不太能满足要求为了提升性能考虑研究高层级的ATPG但是基于VHDL等语言的涉及到一系列问题所以有人提出用finite state machine (FSM)作为电路的表现形式但也有一些缺陷。所以高层级的APTG还是一大研究方向。书前面就说过这里也说的比较简要。4.12 CONCLUDING REMARKS把这一张的内容记了一段流水账。