Level 4自动驾驶系统设计35——中央域控制器 0

第三篇：硬件拓扑篇 —— 域控物理接口与冗余配电网设计第 6 章：中央域控制器（CDC）硬件拓扑与边缘端部署卡点6.1 车端大算力芯片挂载内存（LPDDR5X）配置对比表（16G、32G、64G、128G 方案）6.1.1 大模型并网对车端内存（LPDDR5X）架构的物理压榨进入 Level 4 级全栈并网智驾大模型（VLA/端到端基座模型）时代后，中央域控制器（CDC）的硬件瓶颈已经从纯粹的“NPU 算力（TOPS）赤字”全面转移为更为致命的“内存墙（Memory Wall）”带宽与容量挤压。大模型权重驻留与静态容量侵占：在车端实施本地化部署且不依赖云端时，百亿参数级（如 7B ~ 14B）的 VLA 动作模型与 4D 时空自回归变压器模型，即便经过极致的 INT8/FP